

Corso di Reti Logiche


Macchine Sequenziali

Dipartimento di Informatica e Sistemistica
Università Degli Studi di Napoli Federico II

I flip flop - 1

Generalità



- ◆ Elementi fondamentali (semplici reti sequenziali)
 - per la memorizzazione
 - per la costituzione di registri
 - per la costruzione di reti sequenziali
- Memorizzano un bit avendo in uscita 2 stati stabili
 - *stato di SET*, o alto, o stato "1": $Q=1, \overline{Q}=0$;
 - *stato di RESET*, o basso, o stato "0": $Q=0, \overline{Q}=1$
- Hanno in ingresso diversi segnali da cui traggono il nome, p.e.
 - R,S; flip-flop RS
 - D; flip-flop D
 - T; J,K: flip-flop T, flip flop JK



I flip flop - 2

Tempificazione

- ♦ Flip-flop abilitato (o sincronizzato): possiede un segnale di ingresso, A, che ne abilita il funzionamento
- ♦ Un flip-flop abilitato può essere:
 - **Latch**: cattura gli ingressi sempre che sia A=attivo (p.e. A=1)
 - **Edge triggered**: cattura gli ingressi in corrispondenza di una variazione di A (fronte di salita: $0 \rightarrow 1$, o di disceso $1 \rightarrow 0$)



I flip flop - 3

Struttura

- ◆ Un Flip-flop è caratterizzato da.
 - **Struttura interna**, che può essere di una rete asincrona (vedi esempio di RS) o sincrona (vedi in seguito).
 - Una **equazione di stato**, che (al di là della struttura) indica l'uscita seguente in funzione dell'uscita precedente e degli ingressi.




I flip flop - 4

- ◆ Flip-flop
 - A memorizzazione dell'ingresso (RS, D)
 - A commutazione (T, JK)
 - Misti





Flip flop RS – Il comportamento




Equazione di stato

$$Q = S + Q_p \bar{R} .$$

RS sincronizzato




Latch




A variazione del fronte
(edge-triggered)

Un RS sincronizzato - latch


Possibile realizzazione di un flip-flop RS sincronizzato di tipo latch a partire da un RS asincrono



Un RS sincronizzato – edge-triggered



S
R
A




A	S	R	Q
0	-	-	Q _p
↑	0	0	Q _p
↑	0	1	0
↑	1	0	1
1	-	-	Q _p


RS master-slave

Possibile realizzazione di un flip-flop RS sincronizzato di tipo master-slave a partire da due RS.

E' anche un RS E-T sul fronte di salita: se $A=0$, il latch $y2$ cattura il segnale su R o su S e, non appena A varia da 0 ad 1, $y2$ è ricopiato in $y1=Q$ mentre gli ingressi di $y2$ restano neutri lasciandolo inalterato.





Flip flop D




Equazione di stato: $Q = AD + \overline{A}Q_p$

- Esiste solo nella versione sincronizzata

Flip flop D




latch



edge

Flip flop D - edge triggered



A	D	Q
0	-	Q_p
↑	0	0
↑	1	1
1	-	Q_p


Flip-Flop a commutazione e misti

Mentre i flip-flop RS e D memorizzano un ingresso diversamente codificato, i flip-flop che seguono posseggono ingressi atti a commutare lo stato del flip-flop. Questi sono

- Flip Flop T
 - Un ingresso T provoca la commutazione del flip-flop
- Flip flop JK
 - Analogo all'RS, con ingressi $J=K=1$ corrispondenti all'ingresso di commutazione




Flip-Flop T



- Equazione di stato: $Q = \bar{Q}_p T + Q_p \bar{T}$
- La macchina che implementa questo funzionamento deve essere necessariamente asincrona o sincrona impulsiva.

Flip-Flop T abilitato




L'impulso sull'abilitazione c fa commutare il flip-flop se T è attivo.

In sostanza, T fa da abilitazione, mentre c diventa l'ingresso di commutazione.

Flip-Flop JK

E' un flip-flop sincronizzato definito come segue:

- quando l'ingresso impulsivo di sincronizzazione A è attivo, i due ingressi a livello J , K si comportano rispettivamente come S , R se sono attivi separatamente.
- mentre producono la commutazione se lo sono simultaneamente.



$$Q = j\bar{Q}_p + Q_p\bar{k} = AJ\bar{Q}_p + Q_p\bar{K} + Q_p\bar{A}$$

Flip-Flop JK

KJ		stat				Q
		00	01	11	10	
q ₁ \ q ₀	0	q ₀	q ₁	q ₁	q ₀	0
	1	q ₁	q ₁	q ₀	q ₀	1

Diagram illustrating the JK synchronous impulsive flip-flop. The table shows the next state (Q) based on the current state (q₀, q₁) and the inputs K and J. The next state is determined by the value of Q in the next row of the table. Arrows indicate the state transitions: from (0,0) to (0,1), from (0,1) to (1,1), from (1,1) to (1,0), and from (1,0) to (0,0).

JK sincrono impulsivo

KJ		A=0				A=1				Q
		00	01	11	10	00	01	11	10	
q ₁ \ q ₀	0	q ₀₀	q ₀₁	q ₀₁	q ₀₀	q ₀₀	q ₀₀	q ₀₀	q ₀₀	0
	1	q ₀₀	q ₀₁	q ₀₁	q ₀₀	q ₀₀	q ₁₁	q ₁₁	q ₀₀	1
q ₁ \ q ₀	0	q ₁₀	q ₁₁	q ₁₁	q ₁₀	q ₁₁	q ₁₁	q ₀₀	q ₀₀	0
	1	q ₁₀	q ₁₁	q ₁₁	q ₁₀	q ₁₁	q ₁₁	q ₁₁	q ₁₁	1

Diagram illustrating the JK asynchronous edge-triggered flip-flop. The table shows the next state (Q) based on the current state (q₀, q₁) and the inputs K and J, for two different clock signals (A=0 and A=1). The next state is determined by the value of Q in the next row of the table. Arrows indicate the state transitions: from (0,0) to (0,1), from (0,1) to (1,1), from (1,1) to (1,0), and from (1,0) to (0,0).

JK asincrono edge-triggered

Domande?

